功能特性：

板卡电源使用 12V 电源适配器或机箱电源接口输入。 
FPGA：PG2T390H-FFBG900。 
CPLD：PGC7KD-MBG400。 
用于 FPGA 的配置。 
用于控制 FPGA 的上电时序。 
用于对可编程晶振 SI5345 进行配置。 

FPGA 配置模式 
支持 JTAG 模式 
支持主 SPI 模式，使用 CPLD 转发和 SPI FLASH 进行通信。 
支持 16 位从并配置模式，主器件使用 CPLD。 

FPGA 时钟输入 
1 个 50MHz 单端晶振，连接 FPGA HR_BANK 全局时钟输入管脚。 
1 个 100MHz 差分晶振，连接 FPGA HP_BANK 全局时钟输入管脚。 
可编程时钟源 SI5345A 可以为 FPGA 的四个 HSST_HP 提供 REFCLK， 同时可以为 FPGA HP_BANK 提供全局时钟。 
可以通过外部 SMA 接口为 FPGA 的 HSST_HP2 和 HSST_HP4 提供 REFCLK。 

FPGA 的接口 
PCIE X8 接口，连接 FPGA_HSST_HP3 和 FPGA_HSST_HP4。 
四路 SFP+，连接 FPGA_HSST_HP2。 
DDR4 X64 接口，连接 FPGA HP_BANK。 
1 路千兆以太网接口，RJ45 型座子，连接 FPGA HR_BANK。 
1 路 USB 转 UART 接口，MINI B 型 USB 座子，连接 FPGA HR_BANK。 
一个 FMC 扩展接口，连接 FPGA_HSST_HP1 和 FPGA HR_BANK 的 19 对差分 IO 和 8 个单端 IO。同时引出 12V 电源和 3.3V 电源。 
FPGA HR_BANK 引出 10 个 IO 连接 LED，4 个 IO 连接按键，8 个 IO 连接拨码开关，100 个 IO 连接到排针。