器件型号1 | PG2K100 | PG2K400 | ||
PU (处理器单元) |
处理器核心 | 双核Cortex-A53 | ||
最大频率 | Max 1GHz | Max 1.2GHz | ||
处理器扩展 | NEON、FPU、Crypto | |||
L1 缓存 | 32KB命令、32KB数据(每个核) | |||
L2 缓存 | 512KB | |||
片上RAM | 256KB | |||
支持的外部存储器 | DDR4、LPDDR4、DDR3、LPDDR3 | |||
支持的外部静态存储器 | xSPI(1x/2x/4x/8x)、NAND、NOR | |||
DMA 通道 | 8(4个服务于PA) | |||
不带DMA的外设 | 2个UART、2个CAN-FD、2个I2C、2个SPI、4组32位GPIO | |||
内置DMA的外设 | 2个USB2.0(OTG)、2个千兆网Ethernet、2个SD/SDIO | |||
安全性 | 支持 RSA、SHA,AES、SM4 | |||
PU与PA互联接口 | 1组128bit ACP接口、 4组访问DDR的高速接口(2x128 +2x64)、 2组64bit通用访问soc系统接口、 2组64bit通用PA接口、 16个中断 |
|||
PA (可编程阵列) |
LUTs | 54,000 | 218,400 | |
逻辑单元 | 86,400 | 349,440 | ||
Flip-Flops | 108,000 | 436,800 | ||
DRM(36Kbits/个) | 5Mb(144个) | 19.4Mb(540个) | ||
APM(个) | 220 | 900 | ||
GPLLs | 4 | 8 | ||
PPLLs | 4 | 8 | ||
ADC硬核2 | 1 | 1 | ||
HSST (12.5Gbps/LANE) | / | 16 | ||
PCIE Gen3x8 硬核(1个) | / | 1 | ||
MIPI DPHY (Max.2.5Gbps/lane) |
2个MIPI RX CORE、2个MIPI TX CORE | 2个MIPI RX CORE、1个MIPI TX CORE | ||
封装 | 尺寸(mm) | 间距 | PU IO,PA_HSST,PA_HR_IO,PA_HP_I/O | |
MBG400 | 17x17 | 0.8 | 128,0,125,0 | |
MBG484 | 19x19 | 0.8 | 128,0,200,0 | |
MBGM324 | 15x15 | 0.8 | 128,0,125,0 | |
FFBGM676 | 27x27 | 1 | 128,8,66,150 | |
FFBG676 | 27x27 | 1 | 128,8,100,150 | |
FFBG900 | 31x31 | 1 | 128,16,212,150 | |
备注: 1、涉及的参数、规格等为设计目标,具体参数以最终产品实测数据规格为准 2、PG2K100支持监控结温和电压(PVT) |